

(11) Publication number:

0

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: **03260921**

(51) Intl. Cl.: **G06F 12/08** G06F 11/10 G0

(22) Application date: 09.10.91

(30) Priority:

(43) Date of application

publication:

23.04.93

(84) Designated contracting

states:

(71) Applicant: PFU LTD

(72) Inventor: SUGINO KAZUHITO

(74) Representative:

(54) CACHE MEMORY CONTROL SYSTEM


(57) Abstract:

PURPOSE: To prevent system-down caused by a parity error by comparing an output of a cache management table, and a part of an address signal from a processor and its parity code, and executing a cache hit/cache mishit processing.

CONSTITUTION: A cache management table 2 inputs a second part (m+1 to n bit part) used for accessing it, and outputs information (m+1 bit length) corresponding thereto and a parity code (p) thereby. A comparing circuit 13 compares a prescribed output of a processor and an output of the cache management table 2. That is, a first signal consisting of a first part (0 to m bit part) and a parity code p' outputted from the processor, and a second signal consisting of the information (m+1 bit length) of the output of the cache management table 2 and the parity code (p) are compared, and in

the case a second signal is a signal for generating a parity error, a fact that a first signal and a second signal do not coincide with each other is outputted.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-100953

(43)公開日 平成5年(1993)4月23日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
G06F 12/08	J	7232-5B		,
11/10	320 E	7313-5B		•
12/08	310 Z	7232-5B		
			·	

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号	特願平3-260921	(71)出願人	000136136
			株式会社ピーエフユー
(22)出願日	平成3年(1991)10月9日		石川県河北郡宇ノ気町宇宇野気ヌ98番地の
	•		2
		(72)発明者	杉野 一仁
			石川県河北郡宇ノ気町宇宇野気ヌ98番地の
,			2 株式会社ピーエフユー内
		(74)代理人	弁理士 森田 寛 (外2名)
			· ·


(54)【発明の名称】 キヤツシユメモリ制御方式

(57)【要約】

【目的】 本発明は、キャッシュメモリ制御方式に関し、パリティエラーによるシステムダウンを無くすことを目的とする。

【構成】 プロセッサがアドレス信号及びその一部 (0~mピット部分) についてのパリティコード p を出力するようにし、コンペア回路 1 3 がこのアドレス信号の一部及びパリティコード p からなる信号とキャッシュ管理テーブル 2 の出力信号とを比較し、両者が一致する場合にキャッシュヒット処理を行い、両者が不一致の場合にキャッシュミスヒット処理を行う。

本発明の原理構成図



【特許請求の範囲】

プロセッサ(1)と、主記憶装置(9) 【請求項1】 と、前記主記憶装置(9)上に存在するデータの一部を 格納するキャッシュメモリ(5)と、前記キャッシュメ モリ (5) の管理のために前記キャッシュメモリ (5) 上に存在するデータについての情報とこの情報について のパリティコードとを格納するキャッシュ管理テーブル (2) とを備えたデータ処理装置において、

前記プロセッサ(1)の所定の出力と前記キャッシュ管 理テーブル (2) の出力とを比較するコンペア回路 (1 10

前記プロセッサ(1)が、前記主記憶装置(9)上のア ドレスを示すアドレス信号であって、前記キャッシュ管 理テーブル(2)内の前記情報との対比に用いられる第 1部分と前記キャッシュ管理テーブル(2)をアクセス するために用いられる第2部分とを含むアドレス信号を 出力し、かつ、前記第1部分についてのパリティコード を出力し、

前記キャッシュ管理テーブル (2) が、前記第2部分の 入力により前記情報とこの情報についてのパリティコー 20

前記コンペア回路(13)が、前記第1の部分及び前記プ ロセッサ(1)の出力したパリティコードとからなる第 1の信号と、前記キャッシュ管理テーブル(2)の出力 である前記情報とこの情報についてのパリティコードか らなる第2の信号とを比較し、前記第2の信号がパリテ ィエラーを発生するような信号である場合に、前記第1 の信号と第2の信号とが不一致である旨を出力すること を特徴とするキャッシュメモリ制御方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、キャッシュメモリ制御 方式に関し、特に、キャッシュメモリ管理テーブルから 読み出したデータにより一致/不一致等の判定を行うキ ャッシュメモリ制御方式に関する。

【0002】キャッシュメモリ管理テーブルから読み出 したデータは、パリティ付きのデータ構造を有する。そ して、このデータについて、一致/不一致の判定の他、 パリティチェックも行って制御をする。この際、特に、 パリティエラーの場合は、ハードウェア故障とみなし 40 て、システムダウン(システムの停止)としている。

[0003]

【従来の技術】図5及び図6は従来技術の説明図であ り、特に、図5は従来のキャッシュメモリ制御回路の要 部の構成を示し、図6は従来のキャッシュメモリ制御処 理フローを示す。

【0004】プロセッサがバスサイクルを開始し(ステ ップ4)、アドレス信号をレジスタ11から送出する。 このアドレス信号は主記憶のアクセスに用いられると共 た、m+1~nビットはキャッシュメモリ (図示せず) 及びキャッシュ管理テーブル2にも入力される。テーブ ル2は、タグメモリからなり、キャッシュメモリ上に存 在するデータについての情報を格納する。テーブル2 は、m+1~nビット部分の信号入力により検索され (ステップ5)、m+1ビット長の前記情報と、そのパ リティピット(複数)pを出力する。

【0005】コンペア回路13は、レジスタ11からの 0~mビット部分と、テーブル2からのm+1ビット長 の前記情報とを比較し(ステップ6)、一致/不一致を 判定する。一方、パリティチェック回路14は、m+1 ビット長の前記情報について、そのパリティビットpを 用いてパリティチェックを行い(ステップ7)、エラー の有無を調べる。

【0006】そして、比較結果が一致し、かつパリティ エラーが無い場合(ステップ8)にはキャッシュヒット 処理をするように制御が行われ、比較結果が不一致で、 かつ、パリティエラーが無い場合(ステップ9)にはキ ャッシュミスヒット処理をするように制御が行われる。 また、パリティエラーが有る場合には、ハードウェア故 障があるものとみなして所定のハードウェア障害処理を 行った後 (ステップ10)、システムダウンとする (ス テップ11)。

[0007]

【発明が解決しようとする課題】前述の従来技術によれ ば、パリティエラーが有る場合には、必ずシステムダウ ンに到ってしまう。これは、パリティエラーは本来存在 してはならないもので、これが存在するということはハ ードウェア故障を意味するとして、当該故障部分のメン 30 テナンス等のためにシステムダウンとするものである。 例えば、システムダウン時、部品交換等が行われる。

【0008】しかし、このような強制的なシステムダウ ンは、利用者やシステムの運用全般から見て、必ずしも 望ましいものとは言えない。また、パリティエラーが有 っても、キャッシュメモリをシステムから切り離した形 態で、主記憶をアクセスするようにすれば、処理を継続 することが可能となる。これは、利用者にとっては、多 少処理時間が長くなったとしてもシステムダウンとなる より極めて有益である。

【0009】本発明は、パリティエラーによるシステム ダウンを無くしたキャッシュメモリ制御方式を提供する ことを目的とする。

[0010]

【課題を解決するための手段】図1は、本発明の原理構 成図であり、本発明によるキャッシュメモリ制御回路の 要部を示す。図1において、キャッシュ管理テーブル2 は、主記憶装置上に存在するデータの一部を格納するキ ャッシュメモリの管理のために、キャッシュメモリ上に 存在するデータについての情報(当該データの主記憶装 に、0~mビットはコンペア回路13にも入力され、ま 50 慣上のアドレスを示すアドレス信号の第1部分に対応す

る)と、この情報についてのパリティコードpとを格納する。

【0011】レジスタ11は、プロセッサが出力する主記憶装置上のアドレスを示すアドレス信号であって、キャッシュ管理テーブル2内の情報との対比に用いられる第1部分(0~mビット部分)と、キャッシュ管理テーブル2をアクセスするために用いられる第2部分(m+1~nビット部分)とを含むアドレス信号を保持する。レジスタ12は、プロセッサが出力する第1部分についてのパリティコードp′を保持する。

【0012】キャッシュ管理テーブル2は、第2部分の入力によりこれに対応する前記情報(m+1ビット長)とこの情報についてのパリティコードpとを出力する。コンペア回路13は、プロセッサの所定の出力とキャッシュ管理テーブル2の出力とを比較する。即ち、第1の部分(0~mビット部分)及びプロセッサの出力したパリティコードp'とからなる第1の信号と、キャッシュ管理テーブル2の出力である前記情報(m+1ビット長)とこの情報についてのパリティコードpからなる第2の信号とを比較する。そして、第2の信号がパリティ 20エラーを発生するような信号である場合に、第1の信号と第2の信号とが不一致である旨を出力する。

[0013]

【作用】アドレス信号に対応するデータが主記憶装置上のみならずキャッシュメモリ上にも存在する場合、第1部分(0~mビット部分)とキャッシュ管理テーブル2の出力したm+1ビット長の部分とは一致するはずである。また、これらについてのパリティコード p´と pも一致するはずである。ところが、第2の信号がパリティエラーを発生するような信号である場合、これらの比較 30の少なくとも一方が不一致となり、全体としても不一致となる。

【0014】そこで、これを利用して、第2の信号がパリティエラーを発生するような信号である場合、コンペア回路13が不一致信号を出力するようにする。この不一致信号は、通常のキャッシュミスヒットの場合の不一致信号と同様のものである。

【0015】これにより、パリティエラーを発生するような状態でも、これを避けて、システムダウンに到らないようにすることができる。そして、通常のキャッシュ 40ミスヒットと同様の不一致信号により、当該アドレスにあるデータについては、キャッシュメモリを見かけ上システムから切り離し、主記憶装置をアクセスする動作(縮退動作)により、処理を継続することができる。

[0016]

【実施例】図2は本発明の適用されるデータ処理装置を示す。このデータ処理装置においては、プロセッサ(cpu)1、キャッシュ管理テーブル2、キャッシュメモリ5及びキャッシュ制御・パスインターフェイスコンパータ回路(以下、制御回路)6を一組の増設単位10と 50

して、プロセッサ1の増設が可能とされる。増設単位10は、制御回路6を介して、システムバス7に接続される。システムバス7には、メモリコントローラ8を介して、主記憶装置9が接続される。

4

【0017】キャッシュメモリ5上には、主記憶装置9上に存在するデータの一部が格納されている。そのデータについて、主記憶装置9上のアドレスが図1のレジスタ11内の第1部分(0~mビット部分)及び第2部分(m+1~nビット部分)を含むアドレス信号で表されるとすると、キャッシュメモリ5に入力されるアドレスは第2部分で表され、この第2部分がキャッシュ管理テーブル2にも入力され、これに対応する情報としてm+1ビット長の第1部分が格納されている。格納の際、このm+1ビット長の第1部分についてのパリティコードpが生成され、共に格納される。即ち、パリティ付きのデータ構造とされる。

【0018】キャッシュメモリ5は、データの読み出し 書込み動作において使用される。以下、読み出し動作の 詳細について説明する。読み出し対象であるデータ(を 含むデータブロック)がキャッシュメモリ5上に存在す る(キャッシュヒットの)場合、当該データは、キャッ シュメモリ5から読み出される。一方、当該データがキャッシュメモリ5上に存在しない(キャッシュミスヒットの)場合、当該データは、主記憶装置9から読み出される。

【0019】読み出し動作は、制御回路6が行う。また、この前提となるキャッシュヒット/キャッシュミスヒットの判別も、制御回路6が行う。即ち、制御回路6は、キャッシュ管理テーブル2の出力に基づいて前記判別を行い、キャッシュヒットの場合、キャッシュメモリ5からデータをデータパス4上に読み出し(キャッシュヒット処理)、キャッシュミスヒットの場合、メモリコントローラ8を介して主記憶装置9からデータを読み出してデータパス4上に送出する(キャッシュミスヒット処理)。なお、この時、このデータをキャッシュメモリ5に書き込む。

【0020】この読み出し動作のために、プロセッサ1は、図1の第1部分(0~mビット部分)及び第2部分(m+1~nビット部分)とを含むアドレス信号をアドレスパス3上に送出する。レジスタ11は、プロセッサ1内に存在するパッファレジスタである。プロセッサ1は、また、このアドレスの送出の際に第1部分についてのパリティコードp′を生成し、アドレスパス3上に送出する。レジスタ12は、プロセッサ1内に存在するパッファレジスタである。

【0021】キャッシュ管理テーブル2は、所定のタイミングでアドレスパス3上の第2部分を取り込み、これに対応するエントリに格納されたm+1ビット長の前記情報(第1部分)及びそのパリティコードpを出力する。

【0022】コンペア回路13は、制御回路6に設けら れ、所定のタイミングでアドレスパス3上の第1部分と パリティコードp′ (第1信号)とを取り込む。更に、 コンペア回路13は、キャッシュ管理テープル2の出力 (第2信号)をも取り込む。そして、第1信号と第2信 号とを比較する。

【0023】この比較の結果は、以下のようになる。即 ち、第2信号がパリティエラーを発生する状態でなく、 かつ、元々キャッシュヒットである場合、比較結果は一 致する。これにより制御回路6はキャッシュヒット処理 10 を行う。また、第2信号がパリティエラーを発生する状 態でなく、かつ、元々キャッシュミスヒットである場 合、比較結果は不一致となる。これにより制御回路6は キャッシュミスヒット処理を行う。更に、第2信号がパ リティエラーを発生する状態にある場合、キャッシュヒ ットであるか否かに拘わらず、比較結果は不一致とな る。これにより制御回路6はキャッシュミスヒット処理 を行う。従って、パリティエラー発生によるシステムダ ウンに到ることはなく、通常のキャッシュミスヒットの 場合の如く処理が継続される。

【0024】なお、このように、パリティエラーの発生 状態をパリティチェックにより検出する手段を採用しな いことにより、従来のパリティチェック回路14(図 5)を不要にでき、この分ハードウェア量を減らすこと ができる。

【0025】図3は本発明のキャッシュメモリ制御処理 フローを示し、図4はメモリ読み出し動作の場合のタイ ミングチャートを示す。なお、図4において、左側はキ ャッシュヒットの場合のタイミングを示し、右側はキャ ッシュミスヒットの場合のタイミングを示している。

【0026】プロセッサ1がパスサイクルを開始する (ステップ1)。即ち、所定のタイミングでアドレスス トローブ信号Address STBをロウレベルとし、アドレ スパス3上にレジスタ11からアドレス信号を送出す る。アドレスストロープ信号のロウレベルにより、アド レス信号の第1部分はコンペア回路13に取り込まれ、 第2部分はキャッシュ管理テーブル2に取り込まれる。

【0027】これと並行して、プロセッサ1は、アドレ スパス3上にレジスタ12からパリティコードp'を送 プ信号のロウレベルにより、コンペア回路13に取り込 まれる。

【0028】次に、アドレス信号の第2部分によりキャ ッシュ管理テーブル2が検索される(ステップ2)。即 ち、第2部分が入力されると、所定のタイミングで、キ ャッシュ管理テーブル2が、m+1ビット長の情報及び そのパリティコードpをコンペア回路13へ出力する。

【0029】次に、コンペア回路13がコンペア処理を 行う(ステップ3)。即ち、前述の第1信号と第2信号 との比較を行い、その結果を一致/不一致信号として出 50 力する。

【0030】以上の処理が、図4に示す期間 t 1におい て行われる。期間t1は、主に、キャッシュ管理テープ ル2の検索に要する期間であり、図4に示す如く、主記 憶装置9のリードサイクルt3及びt4の前半の処理と してキャッシュヒットの場合及びキャッシュミスヒット の場合に共通である。

ô

【0031】次に、コンペア処理の結果に従って、キャ ッシュヒット処理又はキャッシュミスヒット処理が制御 回路6により行われる。キャッシュヒット処理におい て、プロセッサ1は、データストローブ信号DataSTB をロウレベルとする。一方、制御回路6は、アドレス信 号の第2部分によりキャッシュメモリ5をアクセスして 対応する所定のデータをデータバス 4 上に読み出すと共 に、サイクルエンド信号Cycle ENDをロウレベルとす る。プロセッサ1は、このサイクルエンド信号のロウレ ベル期間内の所定のタイミングでデータバス4上のデー 夕を取り込み、当該サイクルを終了する。従って、キャ ッシュヒット処理の場合のリードサイクル t 3 は、短時 20 間で終了する。

【0032】キャッシュミスヒット処理において、プロ セッサ1は、データストロープ信号をロウレベルとす る。制御回路6は、システムパス7の使用権を得てメモ リコントローラ8を介して主記憶装置9をアドレス信号 によりアクセスし、当該アドレスのデータを得る。この 制御回路6による主記憶装置9からのリード動作のため に、期間 t 2 が費やされる。この後、制御回路 6 は、こ のデータをデータバス4上に送出すると共に、サイクル エンド信号をロウレベルとする。プロセッサ1は、この 30 サイクルエンド信号のロウレベル期間内の所定のタイミ ングでデータバス4上のデータを取り込み、当該サイク ルを終了する。従って、キャッシュミスヒット処理の場 合のリードサイクルt4は、t3に比べて長いものとな る。しかし、パリティエラー発生状態にあってもシステ ムダウンを避けて縮退動作により処理を続行できる。

[0033]

【発明の効果】以上説明したように、本発明によれば、 キャッシュメモリ制御において、キャッシュ管理テープ ルの出力とプロセッサからのアドレス信号の一部及びそ 出する。このパリティコードp'は、アドレスストロー 40 のパリティコードとを比較してキャッシュヒット/キャ ッシュミスヒット処理を行うことにより、キャッシュ管 理テーブル内のデータがパリティエラーを発生するよう な状態である場合にもキャッシュミスヒット処理を行う ことができるので、パリティエラーによるシステムダウ ンを防止でき、処理を統行できる。

【図面の簡単な説明】

【図1】本発明の原理構成図である。

【図2】実施例説明図である。

【図3】キャッシュメモリ制御処理フローである。

【図4】メモリ読み出し動作のタイミングチャートであ

7

る。

【図5】従来技術の説明図である。


【図6】従来技術の説明図である。

【符号の説明】

- 1 プロセッサ
- 2 キャッシュ管理テーブル (タグメモリ)
- 3 アドレスパス
- 4 データパス
- 5 キャッシュメモリ
- 6 キャッシュ制御・パスインターフェイスコンバータ 10

【図1】

本発明の原理構成図



回路

7 システムパス

8・メモリコントローラ

9 主記憶装置

10 增設単位

11 レジスタ


12 レジスタ

13 コンペア回路

14 パリティチェック回路


【図2】

実施例説明図



【図3】

[図5]



(図4)
メモリ読出し動作のタイミングチャート

